

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59023971 A

(43) Date of publication of application: 07.02.84

(51) Int. CI

H04N 5/06 H04N 5/48

(21) Application number: 57132274

(22) Date of filing: 30.07.82

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KUDO YUKINORI SUZUKI SUSUMU

last time is detected and a discrimination signal 152 is

(54) DIGITAL TELEVISION RECEIVER


(57) Abstract:

PURPOSE: To improve the time accuracy of a horizontal synchronizing reproduction signal and to realize a stable horizontal reproduction, by finding an average horizontal period value and corrective value of horizontal synchronizing signals detected from digital video signals and obtaining the horizontal synchronizing reproduction signal.

CONSTITUTION: A digital video signal 11 becomes a composite synchronizing signal after a synchronizing separation signal is separated at a separating circuit 123 for horizontal synchronism and a chromatic frequency component is removed by an LPF 127. When the counted value of a counter circuit 129 for detecting horizontal synchronizing pulse width reaches a prescribed value, the 1st horizontal synchronism detect signal (Hs') is outputted from a width detecting circuit 131. A period detecting counter 141 is a 11-bit counter which countsthe sampling clock, and the counted value of the counter circuit 129 is transferred to a period memory 144 by the synchronism output of horizontal а periodicity/continuity circuit 138 in accordance with the signal from a latch pulse generating circuit 146 and the difference between the counted value and that of the

outputted.

COPYRIGHT: (C)1984, JPO& Japio



THIS PAGE BLANK (USPTO)

(JP)

[®]公開特許公報(A)

① 特許出願公開 昭59—23971

①Int. Cl.³ H 04 N 5/06 5/48 識別記号

庁内整理番号 7735—5C 7170—5C ③公開 昭和59年(1984)2月7日

発明の数 1 審査請求 未請求

(全 30 頁)

匈デジタルテレビジョン受像機

②特

願 昭57-132274

②出 願 日

願 昭57(1982)7月30日

⑩発 明 者 工藤幸則

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所 内 ⑫発 明 者 鈴木進

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

⑪代 理 人 弁理士 鈴江武彦 外2名

川崎市幸区堀川町72番地

15 RM 和

1. 発明の名称

アソタルテレビジョン受像機

2. 特許 間水の範囲

(1) ビデオ信号をデジタル化した後、信号処 理を行うデジタルテレビジョン受像機において、 アンタルピアオ侗号から水平同期信号を検出す る手段と、この手段により得られる水平同期信 号の連続した複数周期分の水平周期値を所定の 書準クロック周期精度のデジタル値として記憶 する第1の水平周期メモリ回路と、このメモリ 回路内の各周期値の差が所定値以内にあるか否 かを判定する判定回路と、この判定回路の出力 により制御され前記第1の水平周期メモリ回路 からの複数周期分の水平周期値を平均化した水 平周期値と、とれに対する補正値とを出力する 第2の水平周期メモリ回路と、前記水平同期検 出信号と水平フライベック信号との位相を比較 検出する水平位相検出回路と、この水平位相検 出回路の出力と前記第2の水平周期メモリ回路

からの平均化された水平周期値とに悲き前記基 率クロック周期の材度の第1の水平同期再生信 号を再生するとともに、との第1の水平同期再 生信号を前記第2の水平同期メモリ回路からの 補正値に従って前記基準クロック周期以下の精 度で補正した第2の水平同期再生信号を水平ド ライで信号として出力する水平同期再生回路と を備えたことを特散とするデジタルテレビション受像機。

- (2) 水平同期倡号を検出する手段は、デッタルビデオ信号から複合同期信号を分離しているである。 と、この複合同期信号の各ペルスの前縁でカカウントを開始しカウント値が所定値に必要を発生する年段と、このボー同期検出信号を発生する手段としてのが、では、この発生される信号を第2の水平同期検出のであることを特徴とする特許がの範囲第1項によるテックルテレビジョンの機械。
 - (3) 前記基準クロックはピアオ信号をデジタ

ル化する際のサンプリングクロックと同一クロックであることを特徴とする特許請求の範囲第 1項記載のデジタルテレビジョン受像機。

(4) 水平间期再生回路は、第1の水平同期再生信号を入力とするタップ付遅延回路と、この遅延回路の1つのタップ出力を第2の水平周期メモリ回路からの補正値に従って第2の水平同期再生信号として選択するケート回路とを含むものであることを特徴とする特許請求の範囲第1項記載のデンタルテレビション受像機。

3. 発明の辞組な説明

[発明の技術分野]

本発明は、ベースパンドのピデオ信号処理を デジタル的に行うデジタルテレビジョン受像機 に係り、特に安定かつ高材度な水平同期再生を 可能としたデジタルテレビジョン受像機に関する。

[発明の技術的背景とその問題点]

従来、テレビション受像機での信号処理は全 てアナログ信号処理により行われているが、特

[発明の概要]

本発明は、アンタルビデオ信号から水平同期 信号を検出し、その検出信号の平均的な水平周 間値とこれに対する補正値とを求め、平均的な 水平周期値と水平位相検出回路からの信号に基 いて所定若準クロックの周期で定まる精度の第 1 の水平间期再生信号を生成し、さらにこれを 上記補正値に従ってより高楠庭に補正すること によって、水平ドライブ信号となる第2の水平 同期再生信号を得るようにしたものである。

即ち、本発明はデンタルビデオ信号から水平間期保好を検出する手段と、この手段により得られる水平間期信号の速就した複数周期分の水平周期値を所定の基準クロック周期の精度のデンタル値として記憶する第1の水平周期はモリ回路の出力により制御され前記第1の水平周期とこれに対する補便を平均化した水平周期値とこれに対する補

にピアオ放以降のアナログ伯号処型については 以下のような改善すべき問題点があった。即ち、 性能的にはアナログ信号処理の一般的な弱点と されている時間相上の処理性能に起因する。問題 であり、具体的にはクロスカラー・ドット妨害 として頭面に現れる輝度信号・色度信号分離性 能、各種画質、質性能等である。一 方、コスト面および製作上の問題としては、回 路をIC化しても外付け飛品、調整個所が多い というととて

このような問題を解決するため、ビデオ段以 隊の色信号復調に到る信号処型を全デジタル化 することが検討されている。このようないわゆ るデジタルテレビジョン受像機においては、水 平同期再生をいかに安定に、かつ精度よく行う かが一つの大きな課題となっている。

〔発明の目的〕

本発明の目的は、高安定、高精度な水平间期 再生が可能で高品位な面像が得られるデジタル テレビジョン受像機を提供することである。

正値とを出力する錦2の水平周期メモリ回路と、前記水平间期検出信号と水平フライベック信号との位相を比較検出する水平位相検出回路と、この水平位相検出回路の出力と前記第2の水平間期メモリ回路からの平均化された水平周期の構定の第1の水平間期再生宿号を再生するとともに、この第1の水平間期再生宿号を前記第2の水平間期末まり回路からの補正値に従って前記基準クロック周期以下の付度で補正した第2の水平間期末生信号を水平ドライブ信号として出力する水平同期再生回路とを備えたことを特徴としている。[発明の効果]

本希明によれば、水平可期後出信号の周期の 平均的な低に張いて水平同期再生が行なわれる ため、安定な水平同期再生が可能である。

また、デジタル信号処型の場合、通常は悪準 クロック (ビデオ信号をデジタル化する際に用いるサンプリングクロックと同一クロック)の 周期で水平同期再生信号の時間精度が決ってし

特別昭59- 23971(3)

まりが、本発明によればこれを基準クロック周 別以下の併度にまで上げることが可能である。 従って、基準クロック周波数と水平周波数とが 軽数倍の関係にないようなピデオ信号人力に対 しても、いわゆるギャ成分のない病品位な画像 を得ることができる。

[発明の実施例]

第1図に本発明の一実施例に係るデジタルTV 受像機の毀鄙のプロック図を示す。

図において、交流的に結合されているアナロクビデオ信号」は、バッファ回路 2 に入力される。バッファ回路 2 の出力 3 は、併級制限のためのローパスフィルタ(LPF) 4 に遅かれる。 LPF 4 のカットオフ周波数は本システムを NTSC、PAL で共用するため 5.5 MHz になっている。 併 城側殴されたビデオ信号出力 7 は、バッファアンプ回路 8 はアナログビデオ信号 1 が 1 Vp-p で入力された 呼に、後段の A/D コンパータ(ADC) 10 の入力 似号 9 がほぼ 2 Vp-p となるように調整され

タイミング信号 3 1 は PLL (Phase Locked Loop) 制御回路 2 3 に必要なタイミング信号である。 PLL 制御回路 2 3 はサンプリングクロック (参s) 1 2 の周波数及び位相を制御するための回路である。即ち、 ADC 1 0 ~同切検出:タイミング発生回路 2 7~ PLL 制御回路 2 3~ DAC 1 6~ VCXO 1 3~ ADC 1 0のループで PLL 回路を形成している。本実施例では基本的にはNTSC 入力の場合 Øs 1 2 の位相の1つが「軸に一致するように、 PAL 入力の場合、 U 軸に一致するように、 PAL 入力の場合、 U 軸に一致するように、 PAL 入力の場合、 U 軸に一致するように、 PAL 入力の場合、 I 刺に一致するように、 PAL 入力の切換情報は信号 1 5 (以下 NTSC / PAL 切換信号という) より得られる。 PLL 制

ている。 ADC 10は入力借号 9 をサンプリング クロック (øs) 12 でサンプリングし、例えば 8 ピットに肚子化して出力する。サンプリングロック (øs) 12 の周波数 fa は

 $f_s = 4 f_{sc} (f_{sc}; カラーサブキャリア周波数)$ である。

#812はデジタル回路部 61に海かれる。
#812に同期した8ビットのデジタル化されたビデオ信号11(以下 DVS 信号という)も又同様にデジタル回路部 61に海かれる。デジタル回路部 61内のプロックは全てデジタル回路で では 1 は同期検出・タイミング発生回路 27に 海かれる。同期検出・タイミング発生回路 27に アルカれる。同期検出・タイミング発生回路 27は DVS 信号 11から同期ペルスを検出し、その间期ペルス検出信号に でる 種のタイミング信号 28, 29, 30, 31, 32を発生する。

ペデスタルクランプ回路 1 9 はビデオ信号 1 の直流再生のための回路であり、タイミング信号 3 2 により DVS 信号 1 1 のペデスタルレベル

御回路23の制御信号出力21はDAC 16に済かれ、アナログ信号11に変換される。とのアナログ制即信号11は低圧制即型水晶発振器 (VCXO)13に分かれ、とれによりVCXO 13の出力にサンプリングクロックが812を得る。VCXO 13の水晶発振子はNTSC/PAL 切換信号 15によって切換えられ、所定のが8が得られるようになっている。なお、本実施例のPLL 制御ンステムの原理的な実施例については米国特許4291332号明細帯に述べられている。

第1型でコントロールアータ17はアンタル
TV受像機のコントロールを行うアンタルアー
タであり、例えばリモコン受信回路(図示せず)
から付られる。コントロールデータ17はアコールでは、各部のコントロール
イクによりアコードされたコントロール
信号は、色飽和度かよびコントロール
信号19とからなっている。色相コントロール
6 号19はPLL 側
回路23を介してサンアリン

グクロック \$8 1 2 の位相を変えることにより、 色相をコントロールする。 PLL 制御回路 2 3 に は又、水平フライベック信号 (以下 furs 信号 と目う) 1 8 が入力されており、 PAL 入力時の 周知のペルアイデント (PAL Ident) 信号 (以下 PID 信号と言う) 2 5 を発生する。

同期検出・タイミング発生回路27のタイミング信号出力29は、水平カウントダウン回路32はがかれる。水平カウントダウン回路32は「AFF 8 信号 18を用いてタイミング信号29から水平同期再生を行い、水平ドライブ信号(farout)34を出力する。水平カウントダウン回路32はまた、サンプリングクロック(ø8)12と水平同期信号との関係を判定し、NTSC信号入力の場合 Ø8 年910 fa (fa; 水平周波数)のたき、PAL の場合 Ø8 年1135 fa のとき水平同期 領地モード(HMOD) 信号35を出力する。同期 検出・タイミング発生回路27のタイミング出力30及び水平カウントダウン回路32の出力33は、垂直同期再生を行う垂直カウントダウ

コムフィルタでY-C分離を行い、HMŌD="0" の時はパンドルスフィルタを用いてY-C分離 を行うように構成されている。Y-C分雕回路 38にはNTSC/PAL 切換信号が導かれており、 この切換信号に従って1水平遅延量が切換えら れるごとくなされている。この郵延量は NTSC で 9 1 0 ピット遅延、 PAL では 1 1 3 5 ピット遅延 である (1 H ディレイラインとして周知である)。 分離された色信号(C 信号) 39と、色復期の 热準位相を与えるパルス(øc) 2 6 と PID 信号 25, コントロール信号18、パーストフラッグパル スBFP28は色プロセス回路41に導かれる。 色プロセス回路41は自動色砲和促コントロー ル (ACC) 回貼、カラーキテー回路、および øc 26を基準ペルスにして2軸の回期倹収により 色信号 (NTSC でI, Q信号、PAL で U, V信 号)を復調する色復調回路とから移成されてい る。色プロセス回路・1に入力されたコントロ -ル信号 ⋅ 8 は ACC 回路を訓卸し、色劇和度、 つまり色の渡さを制御する。色プロセス回路41

ン 回 路 3 2 の 出 力 3 3 は、 垂 直 同 期 再 生 を 行 う 垂 直 カ ウ ン ト ダ ウ ン 回 路 3 6 に 導 か れ て い る 。 垂 直 カ ウ ン ト ダ ウ ン 回 路 3 6 は 再 生 さ れ た 垂 直 同 別 信 号 (fypout) 3 7 を 出 力 す る 。

一方、 fvo out 何号 3 7 は 軽 似 ランプ 発生、 及び 垂 慮 ハイト 側 即 回 路 を 含む V ランプ ハイト 回 路 5 2 に 導 か れ、 そ の 出 力 5 3 は 垂 直 偏 向 系 (省略) に 導 か れる。

DVS 信号 1 1 はまた輝度信号(Y) と色度信号(C) とを分離する Y - C 分離回路 3 8 に避かれる。 Y - C 分離回路 3 8 は垂直相関を利用して Y - C 分離を行う分離回路 (コムフィルタとして周知である)と、垂直相関を用いないで水平方向サンプル点を用い、水平相関のみによりフィルタとして周知である)とを有し、HMOD 信号 3 5 により分離回路が選択される。即ち HMOD = "1" の時

の出力 4 2 としては、復期 山力 I/U、Q/V が得 られる。

¥ - C分離回路 3 8 で分離された輝度信号 (Y 信号) 4 0 は Y プロセス回路 4 3 に導かれる。 Y プロセス回路 4 3 の他方の入力はコントロールデータ 信号 4 8 であり、 この信号によってブライト, コントラストが制卸される。 との Y プロセス回路 4 3 はプライト, コントラスト側御回路と水平, 垂直の輪郭補正信号を得る回路とより構成され、削御あるいは補正された Y 信号 4 4 を出力する。

色復調信号 4 2 と Y 信号 4 1 は RGB マトリックス回路 4 5 に 導かれ、所定のマトリックス演算により 3 原色 R, G, B の信号 4 6 と なる。 この R, G, B の信号 4 6 は DAC 5 4 により Tナログ信号にもどされる。 DAC 5 4 は R, G, B 用の 8 ピットの DAC 3 個から 神成されて かり、 その 出力 5 5 はベッファアンプ 5 6 に 呼かれる。 ペッファアンプ 5 6 は 入力 信号を 増幅 し R, G, B の 出力 5-7,58,59 を 色 出力 回路 (図示せす)

次に、第1図の要部の具体的を構成を詳細に 説明する。

まず、第2図は以下の詳細な説明に関し、表 記上の説明を行うための図である。なお以下の 説明においては正論理を使用することにする。

第2図(a) は加算器を示している。Nビットからなる A 入力 7 0 と M ビットからなる B 入力 7 1 に対し、A + B 出力 7 3 は L ビットになる ことを示している。Co 7 2 は 級低位ビットに 加わるキャリー入力を示している。(a) に示したように 複数ビットから成る 信号は N6, M6, L6 という様に 数配することにする。

同図(b) は破算器をボしている。A 入力 7 5 , B 入力 7 7 は加算器 7 8 で加算され、A - B 出力 7 6 となる。図示したように加算器 7 8 の入力 のうち被算する入力に対して、一の符号を付すことにする。

阿図(c)はNピットのラッチ回路を示している。

と表記する。

同図(1) はクロック同期型のプリセッタアルカウンタを示している。即ち96はプリセットアータ入力を示し、95はプリセットタイミング(付号入力を示す。 问図(g) は、 NAND 型のセットリセット(RS) フリップフロップを示し、 S 端子入力99が"0"の時Q山力101は"1"となる。

同図(h) はデータセレクタを示し、A入力104,B入力105を選択信号(S) 109 に従って108として出力する。出力108の論理は S·A+SBとなる。即ち、S=*1*の時出力108にはA入力104の情報が出力され、S=*0*の時出力108にはB入力105の情報が出力される。

なお、以下の説明において複数段のカウンタのカウント状態を入力クロック単位で表現する場合には、カウンタ出力を上位ピットから Qw,Qw-1, … Qs, Q2, Q1 とした時、 *000 … 000 * を名とし、 *000 … 001 * を 1 ,

入力 8 0 はラッチ 8 3 に導かれクロック 7 8 0 立ち上りタイミングでラッチされ、出力 8 4 となる。図中信号 8 2 はりセット 端子 R への入力を示し、信号 8 2 が"1"の時ラッチ出力 8 4 はオール"0"となる。また、図中信号 8 1 はプリセット端子 Pr への入力を示し、この信号 8 1 が"1"の時、出力 8 4 はオール"1"となる。

间図(d) はシフトレジスタを示している。 信号85 は入力を示し、信号86 はシフトクロック(の、信号88 は出力である。信号87 はリセット端子12の入力であり、これが"1"の時出力88 はオール"()"となる。

回図(e)は河期型のMピットカウンタを示す。 入力クロックが90であり、クロック同期型リセット信号が91であり、出力が92である。 図中Nがカウンタ省号を示し、1=1~MはM段のカウンタ段であることを扱わしている。なお、クロック90に対して非同期型のリセット端子を R*

"000 … 010"を 2 , "000 … 011"を 3 という 僚に表現するととにする。

(同期検出・タイミング発生回路)

第1図において、ペデスタルクランプ用 DAC 2 1 の出力 2 2 が 0 V の時、 バッファ 6 の出力 7 には D C クランプ 紀 E 0 V の 下ナロクビデオ 信号が付られる。今、 D C クランプ 紀 E 0 V の時、 アナログビデオ 信号 1 として APL (Average Picture Level) の最も小さい信号が入力された場合、 第 3 図に示したように ADC 1 0 のダイナミックレンジ 3-1,3-2 に対して ADC 1 0 の 入力が 3-3 のような破形となるよう第 1 図のパッファ 2 , LPF 4 , パッファ 6 , パッファアンプ 8 は調整されている。

郎 3 図において、ペデスタルレベル(PDL) 3-4を *00101111 *の値にし、水平回期信号分離レベル(SDLH) 3-5を (PDL) 3-4 の約5 レベル *00001111 *に送ぶ。本発明の一突施例におけるペデスタルクランプの側面ループにより、入力されたビデオ信号 1 のペテスタルレベルは

(PDL)3-4 の順にクランプされる。このクランプ 回路については後述する。

(SDLH) 3-5 より (PDL) 3-1 に近く収ってくる。 この例では (SDLV) 1-3 は "00011111" とした。 このようにしてペデスタルクランプのかかった デジタルビデオ信号 DVS 1 1 が同期検出・タイ ミング発生回路 2 7 に導かれる。

第6図に同期検出・タイミング発生回路27の構成を示す。この回路27位大きく分けて、同期分離・水平同期ペルス幅検出回路系120と、水平同期周期性・連続性検出回路系121

まず、入力された DVS 信号 1 1 は水平同期用, ・ 直回期用の同期信号をそれぞれ分離するため

のなり下りタイミングを制御する水平同期タイミング制御回路135に海かれる。との水平同期タイミング制御回路135はHs/倡号132の出力タイミングから、一定期間内にCSH信号128が立ち下らない場合は、バーストフラッグパルスやPLL・クランプ用の各種タイミング信号を発生するタイミング発生回路系122を非動作状態とする信号RS4R136を発生する。このように所定の条件を満たすCSH信号128が到米した時のみPLL・クランプ等の動作が行われるため、非常に安定した(外配に強い)PLL およびクランプ回路が構成できることになる。

水平同期周期性・連続性検出回路系121は 水平同期信号(実際は Hs'信号)の周期性および連続性を検出し、所定の周期と連続性を有した Hs'信号のみを第2の水平同期検出信号(Hs 信号) 139として得る。

周期検出カウンタ141は øs を基準クロックとしてカウントする11段のカウンタで、そ

の水平同期用分離回路 1 2 3 , 垂直同期用分離 回路 1 2 5 化母かれ、同期分離信号 1 2 4 およ ひCVS信号126が分離される。同期分離信号 124は隔域成分、つまり色間波数成分を除去 する LPF 127 でフィルタリングされる。 LPF 1 2 7 の出力 1 2 8 は 複合同期信号 (CSH) であ り、水平间期ペルス幅検出用カウンタ回路 129 に導かれる。カウンタ国路129の出力130 は脳検出回路131に入力され、このカウント 値が所定の値になると、つまり水平同期信号の パルス幅が所定の幅になると影上の水平同期倹 出信号(Hs/信号) 1 3 2 が幅後出回路 1 3 1 より出力される。幅検出カウンタ制御ゲート回 路 1 3 3 は、幅使出回路 1 3 1 より Hs/ 信号 132が山力されるとカウンタ回路129を CSH 個号 1 2 8 入力を一定期間受付けないよう に制御し、ゴーストの大きい信号入力による CSH 信号 1 2 8 の割れ等による水平同期の腐動 作を防ぐためのものである。 CSH 信号」28及 び カ ウ ン タ 回 略 の 出 力 1 3 0 は CSH 信 号 1 2 8

の11ビットの出力143は2周期分のカウント値を記憶可能な周期メモリ回路144に掛かれている。今、所定の周期性と連続性を有した田3個号139が水平同間周期性・連続性検出回路138の出力に付られると、ラッチペルス発生回路146からSR6Q1 out 信号147が発生され、これによってカウンタ141の出力143が周期メモリ回路144に記憶される。差検出回路148は周期メモリ回路144に記憶される。差検出回路148は周期メモリ回路141内の2周期分の値の急を検出し、判定回路151は 差検出回路148の出力150からこの差が所定値以下のとき判定函号(DCK 信号)152を出力する。

次にタイミング発生回路来 1 2 2 においては、水平同期立ち下り検出回路 1 5 3 で 11 8 信号 1 3 9 と R S 4 R 信号 1 3 6 から水平同期信号の立ち下りタイミングを検出し、立ち下りを検出するとカウンタ 1 5 8 のカウント動作を開始するようカウンタリセット用フリップフロップ 1 5 6 を 間 御し、リセット信号 1 5 7 を発生させる。カ

ウンタ」 5 8 は 6 段 楔 成のもので、このカウンタ」 5 8 の出力 1 5 9 と 後述する PLL 制御 回路の出力 SR9 Q: 信号 1 6 2 とにより PLL 、クランプ 回路 動作に 必要 左 各 祖 タイミング 信号 1 6 3 ~ 1 6 9 および パーストフラック・ルス (BFP) 2 8 をパーストフラック・PLL・クランプ 用 タイミング 発生 回路 1 6 0 より 発生する。

第6図の何期検出・タイミング発生间路27について、さらに具体的に説明する。第7図に第6図中の同期分離・水平同期帰検出回路系120と水平同期開削性・連続性検出回路系121の具体的回路図を示す。

第7 図において、 DVS 信号 1 1 は水平同期用分離回路 1 2 3 としての比較回路 (Comp1) 180 に X 1 入力として与えられて、 X 2 入力である水平同期分離レベル(SDLH) 1 8 1 と比較され、 X 2 ≥ X 1 の出力が分離信号 1 2 4 として得られる。同様に垂直同期用分離回路 1 2 5 としての比較回路 (Comp 2) 1 8 2 より垂直同期用分離

出力)はシフトレシスタ191に導かれ、 AND ゲート192を地して幅倹出ペルス(Ha') 132 が得られる。IIs'信号が得られるとRSフリッ プフロップ193がセットされ、そのQ出力 195によりゲート188を通してカウンタ・ 1.87のリセット信号189が強制的"0" とされる。ORゲート196は水平同期タイミ ング制御出力を得るゲートで、カウント18~ のカウント順が"48"~"128"の間"1"を 出力する。今、ゲート196の出力が"1"の 川川 に CSH 信号が立ち下る (CSH 信号 1.2 8 が 立ち上る)と、 NAND ゲート 1 9 7 の山力 1 3 6 に弱 8 図にRS4Rで示した波形が得られ、 RS4R信号136の立ち下りがCSH信号の立ち下り のタイミングを与えることがわかる。 NAND ゲー ト191はカウンタ187のカウント値が"239" のときフリップフロップ 191のQ出力 195 を反版させる。とれにより He' 信号 1 3 2 が出 力された後、"240"-"48"="192"(øs 単位)の間はカウンタ187がCSH 信号入力を

同期分離レベル (SDLII) 181, (SDLV) 183 は語3 関、第4 図にて説明したように SDLI = "00001111", SDLV = "00011111" であ るから、各比較同路180,182 は各々簡単な ゲート1 個で実現できる。比較回路180の出 カ124は、4 段構成のシフトレジスク184 に導かれる。シフトレジスタ184のシフトク

信号 (CSV) 126が得られる。水平,垂直の各

の名ピットの出力は 1 人力 NAND かート 1 8 5 に与えられ、出力 1 2 8 として CSII (CSII の反転) が 4 られる。シフトレンスタ 1 8 4 およびかー ト 1 8 5 は LPF 1 2 7 を 報収し、 fac 周期以下 の成分、つまり色周波数成分を除去する。

ロックはが8 である。とのシフトレジスタ 184

受け付けないよう動作する。 AND ゲート 132-2 はQ 1 8・ RS 4 Q (後述する) の論理出力を 132-1として出力する。

Ha' 信号 3 2 は水平同期周期性・連続性検出回路系 1 2 1 に存かれる。この検出回路系 1 2 1 の説明の前に本実施例のデジタルT V 受像機のNTSC, PAL の各々の信号受信時における水平周波数の対応範囲、及び周期検出カウンタ 1 4 1 の動作について述べる。

放送波で定義される NTSC 前号は 4fsc=910fm (fm; 水平間改数、fsc; カラーサブギャリア 周波で 4fsc=14.3 MHz) である。

一方、 4fsc × 910fm のような信号も、一部のカラーバーは号発生器・ピデオゲーム等に存在している。すなわち、カラーサブキャリア腐酸数fm との間に何の関係もない信号が存在する。今、実用上間避のないよう水平周破数の対応範囲をfm=15.73±0.5 KHzとすると、この範囲に相当する1水平期間内にカウンタ187でサンブルクロック4s(=4fsc)

特開昭59-23971(8)

が"880"~"944"カウントされ得ることに なる。

PAL の場合は、4/gc = 1135/g (4/gc = 17.73 MHz) であり、同様に fH=15.625 KHz ± 0.5 KHz とすると、1水平期間にカウント可能な 4 mの 松は、"1099"~"1173"ということになる。 水 平同 期 信 号 の 周 期 性 倹 出 は 上 述 の 水 平 周 波 数 対応範囲をカパーしなければならない。とのた め周期性を検出する第7図の周期検出カウンタ 141(213)は、 48 を基準として1水平期間 カウント可能をカウンタであり、11段構成と なる。 カウンタ213は Hs'信号132の到来 時、 NTSC で "144" カウントに、 PAL で "64" カウントにプリセットされることにより、周期 性検出のタイミングが容易に収れるようになっ ており、同時にこのようなプリセットにより後 述するように第1図の水平カウントダウン回路 3.2の回路楔成も簡単化することができる。

第9 図に He' 信号 1 3 2 と水平周期対応範囲を示すかート信号(HMaeR) 及びカウンタ 2 1 3

第10図でがしたように水平同期検出信号 Hoは、 外間に強い高棺度な信号として得られることが 駅解されよう。

朝 7 図において、ORケート207の出力として HMa & R 信号が得られ、ANDケート208の出力として Ha 信号139が得られる。 Ha'信号132の反転でリセットされ、NORゲート211の出力でセットされるR S フリップフロップ212の出力でセットされるR S フリップフロップ212のプリセット信号はORゲート204の出力203として得られる。NTSC 信号に制御されるプリセットデータ発生回路201は、上記したようにNTSC 信号受信時に"144"カウントに相当するデジタル値"00010010010000"を発生し、PAL 信号受信時に"64"カウントに相当するデジタル値"000100100000"をそれぞれ発生する。

H # 借号 1 3 9 はシフトレジスタ 2 1 5 に導かれる。このシフトレジスタ 2 1 5 の Q 1 出力

新10図にHa'信号132の周別性・連続性を検出するタイムチャートを示す。HMasR信号はNTSC信号受傷時は10-1で示すようにカウンタ213の"1024"カウントで立ち上り、Ha'信号の立ち下りに同期して立ち下る。また、10-3で示すようにHa'信号が欠落すると、HMasR信号は"1088"カウントで立ち下り、カウンタ213は"144"カウントにプリセットされたまま、次のHa'信号の到来を待つ。
10-4で示すように再びHa'信号が得られると、10-5で示すように再びHa'信号が得られる。PAL信号受信時も基本的動作は同じである。

1 4 7 はカウント 2 1 3 の 1 1 ピット 出力 21 4 を ラッチ 2 1 6 に ラッチ す ふ 8 イミングを 与える。 ラッチ 2 1 6 の 出力 1 4 9 は ラッチ 2 1 7 に 湖かれる。 これら 2 段の ラッチ 2 1 6 , 2 1 7 は 3 1 の 水平 周 別 メモリ 回路 1 4 4 を 構成 して おり、 カウン 8 2 1 3 からの 2 周 期 分の データを 配 傾 している。 ラッチ 2 1 6 , 2 1 7 の 値 の 差を 使 山 するのが 差 検 出 回路 1 4 8 と し て の 減算 器 2 1 9 で あり、 送 出力 2 2 0 を 判定 回路 151 に 出力 する。

刊定回路 1 5 1 においては、港出力 2 2 0 の 1 1 ピットのデータのうち上位 9 ピットを NAND ゲート 2 2 1 と AND ゲート 2 2 2 に入力し、ゲート 2 2 1 ・2 2 2 の 出力を 0 R ゲート 2 2 3 に入力して、出力として DCK 信号 1 5 2 を 付る。即ち、ラッチ 2 1 6 の出力 1 4 9 とラッチ 2 1 7 の出力 2 1 8 の選が 土 3 3 以内であれば DCK 信号 1 5 2 は "1"と 左る。 Hs 信号 1 5 2 ・シフトレジスタ 2 1 5 の出力 1 4 7 は第1 図の水平カ

ウントダウン回路32に球かれる。

第11凶にパーストフラック・PLL・ランプ 川タイミング発生回路 米122のより具体的な 構成を示す。 Ha 信号 1 3 9 の反転信号 2 3 2 はNSフリップフロップ234をセットし、 RS 1R 信号 1 3 6 はこのフリップフロップ 234 をリセットする。フリップフロップ 2 3 1 の 豆 出力 2 3 5 は水平同期 信号の立ち下り(後縁) に同期して立ち上る信号であり、シフトレジス タ236に導かれる。シフトレジスタ236の -Q 1 出力 1 5 4 は 1 段 構成のカウンタ(フリッ プフロップ)231亿導かれる。今、シフトレ ジスタのQ」出力 1 5 4 が *0 " → *1 " にたる と、カウンタ237の Q41出力157は"0" となり、これによりカウンタ238はりセット 状態が解除されカウントを開始する。カウンタ 238は6段のもの構成で、出力Q36,Q35, Q 3 3 の 崎 理 で NAND ケート 2 3 9 を 介 して 自己 リセットがかかるようになっている。

期後出が行われていない状態であると、ペデスタルクランプをかけるべきタイミング情報(例えば BFP 2 8)を得ることができないため、まず间期倡号部分を切出す必要がある。このため HSD 信号 2 8 0 の立ち下りを検出し、この検出倡号 2 7 6 (ゲート 2 7 5 の出力)で、クランプ電圧をデジタル駐として記憶しているラッチ 2 7 2 をりセットする。ラッチ 2 7 2 の出力 2 0 がオール"0"となると、クランピ電圧(新1 図の DAC 2 1 の出力 2 2)

タイミング発生回路 160 の動作を第12 図

285 に入力される。今、 HSD= "0" 即ち、同

一般的にビデオ倡号入力が存在すると、初期 設定時における ADC のダイナミックレンジと信 号の関係は、第 4 図に 4-1 で示したようになっ ている。第 1 3 図において DVS 信号 1 1 である 8 ビット信号のオア論理をとるゲート 2 5 2 の 出力は、ADC 1 0 のダイナミックレンジの LSB

は0Vとなり、クランプ訓御系は初期状態に設

定される。

・(ペポステルクランプ回路)

第1図のペアステルクランプ回路19は、第4図4-2の波形で示したように到来するDVS借号11のペアスタルレベルを (PDL) 3-4
"00101111"の原にクランプする回路である。 第13図にペアスタルクランプ回路19の具体的回路図を示す。図中HSD 信号280は、Hs 信号139が待られていると"1"となる同期検 出状態を示す信号であり、同期検出判定回路

側端を入力信号が傾切った初間のみ、つまり DVS 信号11がオール"0"となったとき"0" となる。このゲート252の出力は8段構成の ンフトレツスタ253亿導かれている。シフト レジスタ253の全ての出力を入力とする NOR ゲート251の川力255には、ゲート252 の出力をLPFを通した信号に相当する信号が "1"として符られる。とれらのケート252. シフトレジズタ253,ゲート254により DVS 信号 1 1 のレベル検出回路 2 8 1 が構成さ れる。この検出回路 2810 山力 信号 2550 立ち上りタイミングを NAND ゲート 2 5 6 で検 出し、RSフリップフロップ257をセットす る。とのフリップフロップ 2 5 7 のQ出力 258 は、10ピットのデータセレクタ269のB入 力に導かれている。たお、アータセレクタ 269 の B 入力データはこの時、図示したいエンコー メにより MSB 仰から、11111111000 * に変換され て入力されるものとする。データセレクタ 269 の10ピット出力210とラッチ212の12

ビット出力 2 7 3 は、 LSB を一致させて破算器 2 7 1 で穏を収られる。その意信号がシフトレシスタ 2 5 3 の Q 1 出力のタイミング (AND ゲート 2 7 8 の出力タイミング) で再びラッチ 272 にほき込まれる。

上配した動作を繰り返すととにより、クランプレベルは Hs 信号 1 3 9 が得られるまで上昇する。 Hs 信号 1 3 9 が得られると、 HS D = "1"となり回期倹出状態となる。 HS D = "1"の時、別換回路 2 8 3 を構成するデータセレクタ 269の出力 2 7 0 には A 信号 2 6 8 が導かれ、ペデスタルクランプモードとなる。 DVS 信号 1 1 は彼鈍器 2 5 0 の出力のサインけ 破れされる。 減損器 2 5 0 の出力のサインけ 破れされる。 減損器 2 5 0 の出力のサインの sgn ピットは、 DVCS 信号 2 8 6 として後述する PLL 側御回路に 海かれる。 また、 披箕器 250の sgn ピットを含む 8 ピット出力はラッチ 263 に 導かれ、 串 1 1 図におけるカウンタ 2 3 8 からの第 1 2 図に示した 5 0 8 周 別である Q 3 1 出力 2 3 0 でサンブリングされる。

L12 Ø 信号 1 6 9 及びゲート 2 7 8 の出力はラッチ 2 7 2 のクロックを与える信号 2 7 9 となり、その反転出力 2 0 - 1 はクランプ用 DAC 2 1 のデータラッチのクロックに使用される(第 1 図では省略)。

(PLL 制 御 回 路)

PLL 制御回路 2 3 の原理的な構成例について 米国特許第 4 2 9 1 3 3 2 3 0 明細群に述べられて いるため、ことでは PLL 制御回路 2 3 について はその具体的回路 構成及び特徴について述べる。

第 1 4 図は PLL 制御回路 2 3 の概略構成を示すプロック図である。 概整後出回路 3 0 0 はタイミング信号である L7 Φ信号 1 6 2 , L2R 信号 1 6 4 , L6R 信号 1 6 5 に制御されて、 DVS 信号 1 1 に 関し

加痒器 2 6 5 , ラッチ 2 6 6 は ア ジ タ ル 型 の 砂 分 回路 2 8 2 を 構成 して いる。 積 分 回 数 は ラッチ 2 6 6 の ゆ 入 力 1 6 3 で 決 まる。 第 1 2 図 に示した よ う な カ ラ ー バ ー ス ト 期間 の 横 分 を 行 う た め 、 と の 横 分 回 数 は 1 2 回 と す る。 ラッチ 2 6 6 の 出 力 2 6 7 の う ち 、 下 位 2 ピ ット を 切 捨 て た 1 0 ピ ット 出 力 2 6 8 が デ ー タ セ レ ク タ 2 6 9 の A 入 力 に 導 か れ る。

なお、加算器 2 6 5 の Co 入力は萬 1 1 図におけるカウンタ 2 3 8 からの Q 3 2 出力 2 4 1 が導かれてウォーブリング信号となっており、 これによりクランプの精度を向上させている。上述した 1 2 回の機分が終了すると、ラッチ 2 6 6 にはタイミング発生回路 1 6 0 からの L₂ II 信号 1 6 4 のタイミングでリセットがかかる。

減算器 2 7 1 , ラッチ 2 7 2 もまた横分回路 2 8 4 を構成しており、波算器 2 7 1 の入力 2 7 0 がオール"0"となるように 投分がくり 返され、これによりペアスタルレベルが安定する。なお、タイミング発生回路 1 6 0 からの

(バースト期間)を示しており、本実施例に関しては k = 6 として使用した。即ち、 6 パースト期間につき上記(1)式の積分演算を行うことになる。

第5 図に示したようにカラーバーストの位相 に対して目標とするサンプリング位相を 0 とすると、暇差信号は

$$E = \sum_{j=1}^{6} \left(P_{4j-3} - P_{4j-1} \right) - \sum_{j=1}^{k} \left(P_{4j-2} - P_{4j} \right) \tan \theta \cdots (2)$$

となる。(2)式の服整演算を行りのが概整演算回路302であり、その演算出力303は問題很好回路304に導かれる。問題很分回路304の出力24はDAC 16に導かれ、これによってPLLがかかることになる。(2)式より4の順(実際は tan 0の値を可変とすることにより、任意のサンプリンク位相を得ることができる。なお、色相のコントロールはこの tan 4 の値を可変とすることにより行う。即ち、色相コントロールデータ発生回路305はコントロール僧号49を受けると、予め定められているコントロールデー

タに従った tan 0 の値を選び出し、その値を示す 信号 3 0 6 を誤意演算回路 3 0 2 に出力する。

一方、前紀(1)式の旅分液算結果、つまり観整 検出回路300の出力301の agn ピットは結 帯サンプリンク位相検出ゲート回路314に導 かれ、とこて装準となるサンプリング位相を与 える残略位相パルス315が生成される。この 逃離位相パルス315が生成される。この 逃離位相パルス315は連続的に指導パルスを 発生する抵準パルス発生回路316に減かれ、 基準位相、つまり NTSC の場合で1軸、PALの 場合でU軸をそれぞれ示するc 借号26が基準 パルスとして得られる。なお、PALについては 基準位相としてU軸を得ると共に、PAL アイデ ント信号を必要とする。

1 ビットからなる DVCS 信号 2 8 6 はパースト 6 放 機 分 回路 3 0 8 に 導かれ、カラーパースト 0 6 周 期 期 間 øc 信号 2 6 で サンプ リング されるとともに、 そのサンプリング 結果 が 碘 分 される。 機 分 結果 3 0 8 は PAL アイデント 信号 の安定性を 得るため の 時定数 回路 (棟 分 回路 に 等 し

3 2 4 の出力 3 2 5 はラッチ 3 2 7 に 導かれる。ラッチ 3 2 7 の出力 3 2 8 は 1 2 ピットから成り、 破弃器 3 2 2 の一方の入力となる。 この出力 3 2 8 の MSB 側から 8 ピット分の出力 3 3 0 が 假 意 演算 回路 3 0 2 に 導かれる。

L212 (4 号 1 6 4 , L7 ϕ 信号 1 6 2 は 誤差 演算 回路 3 0 2 を 側 御 する 信号であり、 (1) 式で示した 根分 演算 結果 に かいて ラッチ 3 2 4 の 出力 3 2 5 に $\sum_{j=1}^{6} (P_{4j}-P_{4j-2})$ の 値 が、 ラッチ 3 2 7 の 出力 に $\sum_{j=1}^{6} (P_{4j-1}-P_{4j-5})$ の 値 が それぞれ来るよう ラッチ 3 2 4 , 3 2 7 を 制 例 する。 秋 分 結果 の データ の 9 5 の サインピット 3 2 6 , 3 2 9 は 基 準 サンプリンク 位 相 検 出 ゲート 回 路 3 1 4 に 導かれる。

今、NTSC で $\theta=3$ 3°とするQ帕(Q 側)が 検出でき、また PAL で $\theta=\pm4$ 5°とすると PID 信号に制刷されU 他が使出できる。

第 1 5 凶中、 AND ゲート 3 3 8 が Q 他 検出用

い)310に郊かれる。この時定数回路310
の出力311とPID 個号25及びタイミング信号であるLi2が信号169により、PAL アイデント制定ゲート回路312でPAL アイデントが
所定の関係を満しているか否かが刊定され、所
定の関係にない場合は、リセット信号313が
出力される。PAL アイデント発生回路307は、
fups 伯号18を入力とする1段のカウンタで、
そのカウント出力としてPID 信号を得る。リセット信号313はこのカウンタのリセット端子
に入力されている。前記基準リンプリング位相
は、PAL にかいてはU 咄即ち、PID 個号25に
従ってバースト位相に対して生450の位相と
なる。

ゲートであり、 AND ゲート 339,340 が U 軸 検山用ゲートである。谷ゲート 338~340 の 出力はORケート311に導かれる。ORケー ト341の出力315は基準ペルス発生回路 316に母かれる。シフトレンスタ351は盐 単明検出用であり、そのQ:出力355がカウ ンタ356をリセットする。カウンタ3560 Q62 出力 3 5 7 はシフトレジスタ 3 5 8 亿入力 され、øsクロックで同期化されてシフトレジ スタ358のQi 出力より oc 信号 2 6 として 付られる。との oc 信号 2 6 の立ち上りメイミ ングが Q_ 軸を示すことになる。 第16 図に L, d 据号 1 6 2 , L6R 信号 1 6 5 , SR 9 R 信号 167, シフトレジスタ354の入力315およびその Q 1 川力355, Q61, カウンタ356のQ62 出力351、夕。および第11図のフリップフロ ップRS51のQ出力の各放形を示した。

色相コントロールは 2 ピットステップとした。 コントロールデータ 1 9 はデータテコーダ 333 でテコードされ、エンコーダ ROM 3 3 5 でエン コードされる。NTSC の場合、コントロールデータ 4 9 が "00" の時 8 の値を 3 3° (中心値) に、 "01" の時 8 = 2 7° に、 "10" の時 8 = 3 7° に、 "11" の時 8 = 4 1° に選ぶことにすると、 tan 3 3°は sgn を含む 6 ピットで近似すれば tan 3 3°="010101" とエンコードされ、同様に tan 2 7°="010000", tan 3 7°="011000", tan 4 1°="011100"とエンコードされる。

PAL の場合は PID 僧号 2 5 によりエンコード値が制御される。 PAL の時、コントロールデータ "00"は 0 = ± 4 5°となり、エンコード出力は sgn を含む 7 ピットで近似し PID="1"の時、"0111111"をエンコード出力として得、PID="0"(以下単に PID という)の時、"1000000"を得る。コントロールデータ"01"の時 0 = PID で "01100000"を PID で "0111111"を、PID で "1110000"を得る。コントロールデータ"10"の時 PID で "0111111"を PID で "11100000"を 得る。

れる。

これら加乗器 3 4 4 , ラッチ 3 5 1 , AND ゲート 3 4 7 , 3 4 8 で観差積分回路 3 0 4 を構成している。ラッチ 3 5 1 は 1 3 ビット構成であり、MSB 側から 9 ビットの出力 2 4 が第 1 図のPLL 用 DAC 1 6 に導かれる。

上述したようにゲート 3 4 8 はオーパーフロー検出ゲートで、出力 3 4 9 が"1"の時ラッチ 3 5 1 をプリセットし、その出力をオール"1"とする。ゲート 3 4 7 はアンダーフロー検出ゲートで、出力 3 5 0 が"1"の時ラッチ 3 5 1 をリセットし、その出力をオール"0"とする。
なお、加算器 3 4 4 の出力 3 5 3 はオーパーフローの出力を示している。

第 1 5 図中において、 DVCS 信号 2 8 6 は加 算器 3 6 1 に導かれており、加算器 3 6 1 の出 力 3 6 2 はラッチ 3 6 3 に導かれる。 AND ゲー ト 3 5 9 は PAL 時の U 軸検波位相信号 3 6 0 を 出力し、ラッチ 3 6 3 にクロックとして与える。 これらのゲート 3 5 9 , 加算器 3 6 1 , ラッチ とのように、色相コントロールに関しては、 NTSC 信号及び PID 信号 2 5 に従って所定のエンコード出力(エンコーダ 3 3 5 の出力) 3 3 6 が得られる。エンコーダ 3 3 5 の出力 3 3 6 は tan θ の値を示し、誤差演算回路 3 0 2 に導かれる。

展意演算回路 3 0 2 はラッチ 3 2 4 の出力 3 2 5 とエンコーダ 3 3 5 の出力 3 3 6 とを乗算する乗算器 3 3 2 と、この乗算器 3 3 2 の出力 3 3 0 とを加算する刑算器 3 3 1 とより収る。タイミング信号 (巾m巾) 1 6 8 は乗算器 3 3 2 の乗算 タイミング 信号 (巾m巾) 1 6 8 は乗算器 3 3 2 の乗算 タイミング を与える。加算器 3 4 4 に入力される。加算器 3 4 4 に入力される。加算器 3 4 4 の出力 3 4 6 はラッチ 3 5 1 に 導かれている。 Lii 巾 信号はラッチ 3 5 1 のラッチ タイミングを与えると共に AND ゲート 3 4 8 , 3 4 7 に 減かれ、オーバーフロー、アンダーフローの検出 タイミングに使用さ

363でベースト検波機分回路308を構成する。この機分回路308の agn 出力365 は時 足数回路310 に導かれ、さらに脱分される。

時定教回路 3 1 0 は加算器 3 6 6 とこの加算器 3 6 6 の s g n 山力 3 6 8 およびこれ以外の 5 ピットの山力 3 6 7 をラッチするラッチ 371.
3 7 2 を主体として構成されている。

だお、AND ゲート 3 7 3 , NOR ゲート 3 7 4 は各々オーバーフロー , アンダーフロー検出用であり、検出タイミング信号は ømø 信号 1 6 8 である。ラッチ 3 7 1 の出力 3 7 7 は PAL アイデント別定ゲート回路 3 7 9 に好かれる。今、PAL アイデント発生用のカウンタ 3 8 0 の Q71 出力 3 7 7 が "1"で、ラッチ 3 7 1 の出力 3 7 7 が "1"であると、 L11 Ø 信号 1 6 9 の タイミンでカウンタ 3 8 0 がりセット 信号 3 1 3 によりりセットされ、 U 触検 波と PAL アイデントを所定の条件に引きるどす。そしてカウンタ 3 8 0 の Q71 出力に PID 信号 2 5 が得られる。

(水平カウントがウン回路)

第1図における水平カウントダウン回路 3 2 の詳細なブロック図を第17図に示す。水平カ ウントダウン回路32は1つの大きなブロック 461,462,463,464から構成される。連 続性および周期性が検出された第6図の周期メ モリ回路 1 4 4 の 出力 L, out 信号 1 4 9 及びタ イミング信号 1 4 7 、判定回路 1 5 1 の DCK 出 カ152から到来する水平回期信号の周期を記 旅するのが第2の水平周期メモリ回路 4 6 1 で ある。また、とうして記憶された水平周期デー タイ2イを入力として、到来する水平周辺数 Jnと ox の関係を検出し、水平原準モードを示 す HMOD 信号 4 0 0を判定するのが水平標準モ ート検出回路 4 6 4 である。 RMOD 信号 4 0 0 は第 1 図に示したように Y - C 分離回路 3 8 に **導かれており、HMOD="1"の時、周知のよう にY-C分離回路38はライン相関を利用して** Y、C両信号の分離を行う(これはコムフィル タとして周知である)。

一方、第6回のラッチパルス発生回路116か らの SRaQi out 信号 1 4 7 は水平周期メモリタ イミング発生回路 4 0 8 に 導かれ、との回路 408で各値のタイミング信号 409,410, イノノが発生される。とれらのタイミング信号 409,410,411は第6図の判定回路151 よりの DCK 信号 1 5 2 により制御される。波算 器 4 0 1 の出力 4 0 2 は差分検出ゲート回路 405に入力され、その差分値が検出される。 とのケート回路 405は差分値の大きさにより、 時定数切換回路 4 0 3 及び制御信号発生ゲート 回路 4 1 7 に制御信号 403-1,407 を供給し、 また差分値が努の場合は加算器412にウォー プリング信号 4 0 6 を与える。時定数切換回路 403は上記の差分値に従って系の時定数を削 御するよう動作する 時定数切換回路 4 0 3 の 出力404は、加算器412に導かれる。加算 器 4 1 2 の他の入力は MSB 側の 1 1 ビットから 成る16ピットであり、水平周期値メモリ回路. . 4 2 1 の出力 4 2 4 と、水平周期補正メモリ回

一方、FIMOD="0"の場合はY,C分離をライン相関を用いて行うと、場合によっては分離が非常に級くなる(1 H 超延線上のサンプル点がお互いに随而上ではなれている場合)ため、Y,C分離は周知の水平方向のサンプル点同士を使った BPF により行う。このように HMOD 借号 4 0 0 はY-C 分離回路 3 8 の動作を切換える動きをする。

水平開州メモリ回路 4 6 1 の出力 4 2 4 位水 平同期再生回路 4 6 2 に導かれ、この再生回路 4 6 2 によって水平ドライブ 信号 (fro out) 3 4 を 待る。 frrs 信号 1 8 と到来する Ha 信号 1 3 9 の位相を比較し、所足の位相関係にない 場合、水平同期再生回路 4 6 2 に信号 4 5 8 を 出力して、位相を引込むための回路が水平位相 検出回路 4 6 3 である。

以下、第17回の各プロック 161, 162, 163, 164 をさらに詳しく説明する。

(e) 水平周期メモリ回路 4 6 1

Liout信号119は放箕器101に導かれる。

路 4 2 2 の 1 6 ピットの 9 5 LSB 側 5 ピットの 出力 4 2 3 とからなる信号 4 2 5 である。加算 器 4 1 2 の出力 1 6 ピットの 9 5 MSB 側 1 1 ピットは、切換回路 4 1 5 に導かれる。切換回路 4 1 5 の他の入力には濃準水平周期発生回路 4 2 6 の出力 4 2 7 が導かれている。水平周期 値が所定の条件を満す値でない場合(例をは Power ON 時)、水平周期が異常であることを異常値使出ゲート回路 4 3 1 で検出し、水平周期 値プリセット回路 4 3 3 に検出信号 4 3 2 を送

水平周期低アリセット回路 1 2 3 は信号 432 と共に HSD 信号 2 8 0 が入力されることによって、制御信号発生ゲート回路 1 1 7 に信号 434 を供給する。これによりゲート回路 4 1 7 は水平 | 例 り は 4 2 1 に アリセット タイミング信号 4 1 9 を 供給するとともに、 切換回路 1 1 5 に 切換 信号 4 2 0 を 供給し、 切換回路 4 1 5 を 通して メモリ回路 1 2 1 を 信号 4 2 7 で与えられる 標準水平 周 期 飯 に アリセット する。

第18図に水平周期メモリ回路 161の具体 的回路構成を示す。第18図において、水平周 期メモリタイミング発生回路 108 は 6 段構成 のシフトレジスタ 181, AND ゲート 185, RSフリップフロップ 191から構成されている。第23図には各タイミング信号のタイムチャートを示した。

第23図より単解できるように、ゲート 185 は DCK 信号 152が"1"の時、自己リセット 信号 187を出し、シフトレジスタ 184の Q 印以降の出力は出ないことになる。即ち、差 検出が が で 士 "3"以上の値であると 別期 メ モリは何の動作も行わず、前の状態を保つこと を示している。

成算器 4 0 1 の出力は 8 ピットが有効ビット ほとなっており、その 8 ピット 信号 4 7 4 はデ ータセレクタ 4 7 5 の B 人力となる。一方、 8 ピットの信号 4 7 4 の 5 5、 LSB 側 3 ピットの 信号 4 7 3 はデータセレクタ 4 7 5 の A 入力と なる。さらに、信号 4 7 4 の MSB 側 6 ピットの

即ち、差分(信号 4 7 4)が大きいと後述する系の収取を早めるべく時定数を小さくし、差分が小さい場合は系の安定度を確保するために時定数を大きくしている。従って水平周期メモリ回路 4 6 1 の収取は早く、しかも一定の値まて収束すると時定数を大きくするため、水平周期メモリ値が高性能に得られる。

データセレクタイフ5の出力 4 0 4 は加算器 4 1 2 に 終かれる。加算器 4 1 2 の他の入力は 水平周期値メモリ 回路 4 1 2 の 1 1 ピット出力 4 2 4 と、 5 ピットよりなる水平周期補正メモリ 同路 4 2 2 の出力 5 1 4 、 5 1 6 とより構成される 1 6 ピット信号 4 2 5 である。 両入力 404、4 2 5 は LSB をそろえて加算される。

加 解 器 4 1 2 の ウォーブリング入力 4 0 6 (加 解 器 LSB に * 1 * を 加 異 する) は、 差分 後 出 ケート 回 路 4 0 5 が 等 を 検 出 し た 時 AND ゲート 4 8 3 の 出力 と し て 得 られる もの で ある。
1 6 ピット か ら な る 加 異 器 4 1 2 の 出力 4 7 6 の う ち MSB 側 1 1 ピット 5 0 8 は、 データ セレ

信号 4 7 2 , LSB 何 2 ピットの信号 4 7 1 は差 分検出ゲート回站 4 0 5 にみかれ、 両者の意分 つまり減算器 4 0 1 の出力の人きさが検出され る。 選分検出ゲート回路 4 0 5 において、 6 入 力 AND ゲート 4 7 9 , 6 入力 NOR ゲート 4 8 0 の各出力は、 0 R ゲート 4 8 2 に 導かれる。 0 R ゲート 4 8 2 の出力 4 7 8 は 差分が 土 3 " 以内の場合、 "1"となり、 土 "3"以上の値 となると "0"となる。

クタ 5 0 9 の B 入 力 に 遵かれる。 とれ に 引続 く3 ピット 5 0 7 は 水 平 周 期 袖 正 メモリ 回路 422 内 の ラッチ 5 1 3 に 導かれ、 また LSB 側 2 ピット は ラッチ 5 1 5 に 導かれている。 データセレクタ 5 0 9 の A 入 力 4 2 7 に は 標 準 水 平 周 期 の値 が 山 力 されている。 即 5、 NTSC で "1054"の値 "10000111110"、 PAL で "1199" の 値

"100101011111" である。アータセレクタ509 の出力 5 1 0 はラッチ 5 1 2 に将かれる。

第 1 8 図において水平周期値の異常を検出する異常値検出ケート回路 4 3 1 は予め定められた範囲内に周期値があるか否かを判定するゲート回路で、NTSC では、周期値が"1024"~"1088"内にあるか否かを 6 入力 AND ゲート 517で使出する。 PAL においては"1160"~"1224"内にあるか否かを AND ゲート 5 1 9 - 1 で検出する。周期値 4 2 4 が所定の値にないと NOR ゲート 5 2 1 の出力 5 2 2 は "1"となり、 O R ゲート 5 0 3 にみかれる。 O R ゲート 5 0 1 の他方の入力は HSD 信号 2 8 0 である。

ンフトレジスタ503の入力502が"1" となると、ANDケート504の出力505が "1"となり、この出力505はデータセレク タ509を制御する。ANDゲート500はこの 時 08クロックを199を出力する。このAND ゲート500の出力499およびンフトレンス タ184のQ。出力490は、ORゲート 497 に称かれる。ORゲート197の出力498は ラッチ512,513,515のクロック人力とな る。ゲート504の出力505はまた、ラッチ 513をリセットすると共にOKゲート495

信号 4 7 7 とフリップフロップ 4 9 1 の Q 出力 4 9 2 は AND ゲート 4 9 4 , O R ゲート 495 を辿してラッチ 5 1 5 をリセットする。第 2 4 図に水平周期値プリセット回路のタイムチャートを示す。

(b) 水平標準モード検出回路 4 6 4

第19図に水平標準モード検出回路 4 G 4 の 詳細な回路図を示す。 第19図において、水平

するためのものである。使出信号550はタイ ミング信号である SR12Qe 信号 4 9 3 とともに AND ケート 5 5 1 に入力され、カウンタ 5 5 5 をリセットすると共にNSフリップフロップ 558をセットする。また信号550の反転信 号は、借付193とともに AND ケート 5 5 2 に 入力され、カウンタ555の入力倡号となる。 R S フリップフロップ 5 5 8 のリセットはカウ ンタ555の各入,出力の論理棋をとるNAND ゲート 5 5 6 の出力 5 5 7 により行われる。図 示したように積分回路 4 3 0 は、 HMOD = "0" となる人力に対しては水平同期人力連続8個の **模分が成立する必要があり、との積分により** HMOD 信号 4 0 0 の安定度を同上している。この ため結果的にはY-C分離の安定性が確保され る。

(c) 水平间期再生回路 4 6 2

第17図において、水平同期再生回路 462 は基本的には、水平周期値 Li6 出力 42 4 に従って、水平同期 信号を再生する水平同期カウン 領単モート侵出ケート回路 4 2 8 は、水平周期 値メモリ回路 4 2 1 の出力 4 2 4 の値を検出し、 標準モートと判断すると出力 5 5 0 に 1 1 を 出力する。

第20 図に NTSC、PAL 各々に対する機能モードを定総した図を示す。今、 $N=\frac{4 \int sc}{\int R}$ の他を考えると、解20 図の 5 6 0 に示すように N の他が "904" ~ "916" と ϕ る人力に対して ϕ HMOD = "1" (機 単モード入力を示す)とし、そ

HMOD="1"(機率モード入力を示す)とし、それ以外をIIMOD="0"とする。560は水平周期 値メモリ回路 421の出力を割18図のラッチ 512の出力 瓶で深したものである。すなわち、ラッチ 512の出力で見ると "1048" ~ "1060" が HMOD="1" の範囲となる。562,563は同様に PALについて深した。 PALの場合、ラッチ 512の出力で見ると "1192" ~ "1208" となる入力に対して IIMOD="1" となる。

第19回においてケート540,541,542 がNTSCのHMODを検出するためのものであり、 ケート544,545,547はPALのHMODを検出

夕回路 4 4 5 を動作させ、所定の ∫HD out 信号 3 4を讲るものである。

第21図化水平间期再生回路 4 6 2 の具体的 回路構成を示す。水平カウンタブリセット値演 算回路 4 3 5 化は第 1 8 図のラッチ 5 1 2 の出 カイ24と、水平カウンタ制御はエンコータ回 路 4 5 9 の 山力 4 6 0 が 導かれ、 加算器 570-1 で加引される。エンコーダ回路495の山力 460は水平カウンタのカウント数を制御して 水平位相を引き込むためのデータであり、He 付号 1 3 9 と SHPB 信号 1 8 の位 们が一致してい るとオール"0"となる。11ピットからなる 加算器 570-1 出力はラッチ 570-2 化減かれ、 -os 個号に位相川別させられる。ラッチ 570-2 の出力するなり11ピットの比較器をフェから なる一致検出回路 4 3 7 に海かれる。比較器 5 7 1 の他の人力は、水平カウンタ 5 7 2 の出 カ11ビットである。比較器 5 7 1 の一致出力 4 3 8 はカウンタ 5 7 2 のプリセット端子PT に与えられると同時に、水平ドライブパルス発

生回路 4 3 9 内のシフトレジスタ 5 7 6 にぼかれる。シフトレジスタ 5 7 6 の Q1 出力 5 7 7 けRSフリップフロップ 5 7 8 をセットする。・シフトレジスタ 5 7 6 の Q1 出力 4 4 1 はカウンタ 5 7 2 にプリセットがかかったという情報を示す信号で、水平位相検出回路 4 6 3 に引かれる。

水平カウンタ 5 7 2 は ∫ HD out 信号 3 4 用のカウンタで、 fs をクロック入力とする 1 1 段のカウンタにより構成されている。このカウンタ 5 7 2 のプリセットデータは NTSC の場合、カウント値にして"145"となり、 PAL で"65"であり、これらはプリセットデータ発生回路 5 7 4 より与えられる。このプリセット値は、第 7 図の水平周期検出カウンタ 2 1 3 のプリセット値は、1 カウント進んだ値を使用している。そして 5 7 3 のカウント値は AND ゲート 5 7 3 を通して THC 信号 4 4 7 として取出される。

水平ドライブパルス発生回路 4 3 9 内の R S フリップフロップ 5 7 8 のリセット信号はゲー

5 ピット入力 3 2 出力のデコーダで構成される。デコーダ 5 9 0 は 5 ピット入力が "00000" の時、第 1 のデコード出力 5 8 7 が " 1 " となる。また、"00001" の時、第 2 のデコード出力 5 8 8 が " 1 "。 "11111" の時 最終デコード出力 5 8 9 が " 1 " となる。デコーダ 5 9 0 の出力 5 8 1,588,… 5 8 8,… 5 8 9 は 選択ゲート 回路 4 4 4 に おける AND ゲート 5 8 3,58 4 … 5 8 5 の一方の入力となる。

Jup 信号 4 4 0 は 6 2 個のインパータ列からなるタップ体の水平ドライブパルス遅延 関路 4 4 2 に入力されると同時に、ゲート 5 8 3 に ずかれる。 遅延 回路 4 4 2 の 6 2 個のインパータ列の総延延 はは 0 8 の 1 周 別が 以ましく、今 0 8 として NTSC の場合を仮定すると総遅処 造が 7 0 n 8 c c となり、インパータ 1 段当りの遅延 歴は約 1 n 8 c c 程度になる。 遅延 回路 4 4 2 か らは 2 つのインパータ毎に 5 8 2 , 5 8 6 のより に 出力 線が 出され、各出力 が 選択ゲート 回路 4 4 4 における AND ゲート 5 8 3 , 5 8 4 … 5 8 5

ト 5 7 9 , 5 8 0 , 5 8 1 により得られる。フリップフロップ 5 7 8 の山力に f HD 信号 4 4 0 が得られる。f HD 信号 4 4 0 は øs クロック単位で 制御されたドライブパルスである。

第 2 5 図に比較益 5 7 1 の出力 4 4 5 , シフトレシスタ 5 7 6 の Q , 出力 4 4 1 , fno 信号 4 4 0 , 及び NTSC , PAL におけるカウンタ 5 7 2 のカウント値を示した。

第26図には一般的な fho 信号 4 4 0 、 fhra 信号 1 8 、Thc 信号 4 4 7 、かよび NTSC、PAL にかけるカウンタ 5 7 2 のカウント値の観要と位相関係を示した。同図より Thc 信号 4 4 7 の立ち上りタイミングである 8 3 2 カウントは、fhra 信号 1 8 の 1 周期のほぼ中間に位置していることが即解できる。

第18図の水平周期補正メモリ回路 422の 5ピット出力 (MSB 側 3ピット 514, LSB 側 2ピット 516) はデコーダ回路 448 に遅かれる。

第21回においてデコーメ回路448,590は

の一方の入力に与えられる。 AND ゲート 5 8 3,584,… 5 8 5 の計3 2 ピットの出力はO Rゲート 5 8 6 の出力に froot に終かれ、O Rゲート 5 8 6 の出力に froot 信号 3 4 が得られる。

このように、水平周期補正メモリ回路 4 2 2 の出力に従って fun 信号 4 4 0 を避延させた出力を選択し、 fno out 信号 3 4 を得ている。 この結果、 fun out 信号 3 4 は øs クロック単位よりさらに高補废を分解能が得られることになる。

第29 図は、この効果をTV 画面上の具体的 なパターンに対応させて説明するための図であ る。第29 図(a) は本米画面上に吹されるべき縦 線を示す。同図(b) は上記水平周期相正を行わな いで が 単位に frv out 信号 1 / が出力される 場合の縦線の表示例を示したものである。

 29-2,29-3の点で示したように が 周期の 幅のサヤを生じる。 が 周期は PAL で約 56 nsec であるため、 このサヤは内限で感知されてしまう。 このサヤを画面上で内限の換知眼以下にしなければ高品位テレビジョン受像機としては十分でない。

本実施例では、このギャを十分検知限以下にもって行くため、上述したように第18回における水平周期補正メモリ回路442の出力 514,616により第21回における frp 借号440 の遅延量を制御することにより、水平同期再生の分解能を øs 単位以下にまで向上させている。この結果、第29回(๑) に示すようにギャ成分は同図(๒) に示すものより理論的には 1/32 に減少し、実用上全く問題とはならなくなる。(d) 水平位相検出回路 463

第17図において、水平位相検出回路 463 は、 到来する水平同期信号(実際の信号としては Ha 信号 139)と、 fara 信号 18の位相関係を検出し、検出された位相情報に従って水平

比較ペルス発生回路 4 5 4 は到来する IIs 信号 139 に対する SHPB 信号 18 の各種 タイミン グ信号(比較パルス)を発生する。比較パルス は TP1. TP2 … TP6 の 6 種類 あり、 図示した 15 16 5 - 1 606,607,608,609,610, 6 1 1 5 1 U R S 7 9 2 7 7 10 2 7 6 18, 619, 620,621,622より作られる。ゲート611 の出力 6 1 2 がTP 1 であり、フリップフロッ プ 6 1 9 の出力 6 2 4 がTP2、フリップフロ ップ 6 1 8 の出力 6 2 3 がTP 3、フリップフ ロップ 6 2 0 の出力 6 2 6 がTP 4、フリップ フロップ 6 2 2 の出力 6 2 8 がTP5、フリッ プフロップ 6 2 1 の出力 6 2 7 がTP6である。 第27回に位相が引込まれた状態の fars 信号 18、カウンタプリセットタイミング604 (CTR9 PT) 、 Ha 信号 1 3 9 、 TP 1 , TP 2 . TP3,TP5,TP6の各タイムチャートをカウ ンタ 6 4 1 のカウント値とともに示した。那27 図中カウンタ (CTR 9) 6 4 1 のカウンタ値. "104"~"108" は f R F B 信号 1 8 の ペルス "1" の

同期的生回路 4 6 2 を制御し、結果的に H。 信号 1 3 9 と f H p s 信号 1 8 とを別定の位相関係にするべく位相引込みを行うための回路である。 この場合、位相の引込みは連続的に、しかも引 込み時間は早く行うよう機成されている。

親22図に水平位相検出回路 4 6 3 の具体的回路構成を示す。第22図において f n r n 信号 1 8 は f n r n 検出回路 4 5 0 のシフトレジスタ 6 0 0 に みかれ、NAND ゲート 6 0 1 でその立ち上りが検出される。 f n r n 信号 1 8 の立ち上りが検出されると、その検出信号 4 5 1 により f n r n タイミング 発生カウンタ回路 4 6 3 内のR S フリップフロップ 6 0 3 をセットする。 フリップフロップ 6 0 3 位 B 設備 はのカウンタ 6 4 1 のプリセット値は NTSC の場合 20 カウント、PAL の場合 0 カウントとなっており、以下の比較パルスを NTSC . PAL 共用としている。カウンタ 6 4 1 の出力 6 0 5 は比較パルス発生回路 4 5 4 に導かれる。

明間のほぼ中間の値を収ったものであり、との 位置にHs 簡号139が引込まれることになる。

比似パルスTPJ,TP2は図示したように引込み位前の両側に位置するパルスで、水平位相が少しずれていることを検知するパルスである。TP3,TP4はfire 信号パルス "1"の中にある図示したような比較パルスで、引込み位置から約クロックの8 で 6 0 個保健ずれていることを検知するパルスである。TP5,TP6は例えばTVのチャンオル切換等により fire 信号 1 8 と Ha 信号 1 3 9 の位相が大きくはずれていることを検知するパルスであり、互いにTBC信号 (第 2 2 図 4 4 7) のタイミングで切換えられる。

群 2 2 図化かいて、比較パルス TP1 612、TP2 624、TP2 425、 TP3 623、 TP4 626、TP5 622、TP6 627 は位相比較回路 4 5 7 亿連かれ、 Ha 信号 1 3 9 との位相比較、仮出が行われる。 TP3 623、 TP4 626、TP5 622、TP6 627 は 4 ピットから成るラッチ 6 2 9 亿添かれ

る。ラッチ 6 2 9 のクロックには Hs 旧号 1 3 9 がぬかれている。

ラッチ629の出力には、例えばTP3が "」"の時 Ha 信号 1 3 9 が入力される (TP 3内 K Hs が存在する状想)とPI-8 信号 5 9 4 が "」"となる。このように比較パルスTP3。 TP4, TP5, TP6内化H8個号139が到来す ると比較ペルス入力に従ったラッチ629の出 力が"1"となる。各比較ペルスに対応するラッ チ 6 2 9 の出力を PI-8 信号 5 9 4 , PI+8 信号 5 9 3 , PI+32 信号 5 9 1 , PI-32 信 号592とする。とれらの信号のサフィックス - 8 . + 8 . + 3 2 , - 3 2 は対応するラッチ 出力が"1"の時の、第21図の水平同期カウ ンタ572のカウント値の制御値を示している。 例えば P I + 3 2 信号 5 9 1 は水平同期カウンタ 5 7 2 のプリセットタイシブを 3 2 カウント分 遅らすととにより位相引込みを行うための信号 となる。第22図において、ラッチ629のり セット端子には第21のフリップフロップ 576

信号 5 9 4、 PI + 8 信号 5 9 3、 PI - 3 2 信号 5 9 2、 PI + 3 2 信号 5 9 1 は水平カウンタ制御性エンコーグ回路 4 5 9 に導かれる。このエンコーダ回路 4 5 9 は閉示の如く例えば PI + 3 2 信号 5 9 1 が "1"の時、 + 3 2 の値を示す "0100000"を出力し、 PI - 3 2 信号 5 9 2 が "1"の時、 出力 4 6 0 に - 3 2 の値を示す "1100000"を出力 する。そしてエンコーダ 4 5 9 の出力 46 0 は、水平カウンタプリセット値減算回路 4 3 5 内の加賀器 5 7 0 に導かれる。 (16 直 カウントグウン回路)

第1図にかける 配値カウント ダウン回路 3 6 は第28図に示したように、 垂値再生回路 36-1 と He 信号 139 が検出されているか否かを刊 定する同期確立判定回路 36-2とより(構成される)。 垂値再生回路 36-1については、公知文献: 特別昭 55-159673号公報「垂直问期回路」において基本的を回路例が辞測に述べられているので参照されたい。 本発明の実施例における垂直再生回路 36-1 は上記公知文献の一部

からのSR13Q」信号441が入力されてかり、 水平同期カウンタ512亿プリセットがかかる 毎にラッチ629はクリアされる。所録の位相 **亿近い比較ペルスTP1 612,TP2 624 は引** 込みの安定度を確保するため、TP3,TP4. TP5, TP6の場合とは別に収扱われる。TP1 ペルス612は Hs 借号139とともに AND ゲー ト630亿人力され、ゲート630の出力は2 段構成のカウンク632に遅かれる。カウンタ 6 3 2 のリセット端子 R* には TP1・Hs の論 型 出力が導かれている。ゲート633を通してフ リップフロップ 6 3 4 をセットし、SR13Q,信 号610でリセットすると、PI-2信号596 が得られる。即ち、IIa信号139がTP1信 号 6 1 2 の中に連続して 4 回存在すると、制御 借号 PI-2 が得られる。 T P 2 借号 6 2 4 につ いても全く问様に、フリップフロップ639の 出力からPI+2借号595が得られる。

第21図において位相比較回路 457の出力 PI-2 個号 596、 PI+2 個号 595、 PI-8

を変更すればよい。との変更部分につき述べる と、第28回におけるカウンタ651,13,653 は上記公知文献の事 4 図中の 10 , 12 に相当す る行々と段構成のカウンタである。本実施例に おいては 4.86 周母 6 5 0 をカウンタ 6 5 1 の 入力クロックとし、カウンタ651のQ2 出力 652をカウンタ653の入力とし、カウンタ 6 5 3 から 2·fn の信号を得る。また、カウンタ 6 5 1 のリセット人力は SR13Q 1 信号 4 4 1 とな り、カウンタ6530リセット人力はSR13Qi 信号+ Renet 1 (上記公知文献の第4図絵照) となる。また、上配公知文献におけるCSの代 りにCSV信号126を使用すればよい。第28 図のfvp out 信号 3.7 が垂直ドライブ信号であ る。 fvp out 信号 3 7 は、カウンタ 6 6 0 化母 かれる。カウンタの60のリセット入力はlis 借号139となっている。NSフリップフロッ プ 6 6 3 は同期 確立の判定状態を記憶するもの で、Hs 信号 6 6 2 でセットされ、NAND ゲート б С I の出力でリセットされる。即ち、 ∫vo out

特問昭59-23971(19)

偶号 1 周期の 5 ちに Ha 信号 1 3 9 が 1 個以上出力されると、同期が確立していると判定され、フリップフロップ 6 6 3 の Q 出力が "1"となる。この Q 出力はシフトレシスタ 6 6 5 で は 6 5 の 出力はシフトレシスタ 6 6 5 の 出力から HSD 信号 2 8 6 が 得 5 れる。即 5 、同期が確立していると HSD = "1"となる。実際には、フリップフロップ 6 6 3 の Q 出力は 図示したように RS 18Q + fv D out・Q141 のように 0 R を取られ、 信号 6 6 4 としてシフトレシスタ 6 6 5 に がかれる。信号 6 6 4 は HaD の 2 鑑 裏 期間に 1 回 の 網合 で 前 記 クランプ 回路 1 9 を 初 期 状態とするための 信号となる。

4. 図面の簡単な説明


図は本発明の一実施例を説明するためのもので、第1図はデジタルTV受像機の変部のプロック図、第2図は同実施例中に示す回路の表記方法を説明するための図、第3図および第4図は同実施例の動作を説明するためのADCのダイナミックレンジおよびピデオ借号波形図、第5


26 図は第21 図の動作を示すタイムチャート、第27 図は第22図の動作を示すタイムチャート、第28 図は垂直カウントダウン回路の回路図、第29 図は第21 図の動作を説明するための図である。

1 1(DVS) … デンタルビデオ信号、 1 8(files) … 水平フライベック信号、 2 7 … 同期検出・タイミング発生回路、 3 2 … 水平カウントダウン回路、 3 4(file) … 水平同期検出信号、 1 4 4 … 第 1 の水平周期メモリ回路、 1 5 1 … 判定回路、 1 5 2(DCK) … 制定信号、 4 6 1 … 第 2 の水平周期メモリ回路、 4 6 2 … 水平位相検出回路、 4 6 2 … 水平间期再生回路。


出額人代理人 弁理士 鈐 江 武 彦

図は PLL 回路の原理を説明するためのパースト 政形図、報6図は同期検出・タイミング発生回 路のプロック凶、第7図は同期分離国路および 水平间期幅検出回路の具体的回路図、第8図~ 第10図は射7図の動作をボすタイムチャート、 第11図はパーストフラック・PLL・クランプ 用タイミング発生回路の具体的回路図、第12 図は鮮11図の動作を示すタイムチャート、紙 13回はデジタルクランプ回路の具体的回路図 第14図はPLL制御回路のプロック図、第15 図は PLL 制御回路の具体的回路図、第16図は 第15図の助作を示すタイムチャート、弱17 凶は水平カウントダウン回路のプロック図、麻 1.8 図は水平周期メモリ回路の具体的回路図、 第19回は水平領準モード使出回路の具体的回 路凶、淋20回は錦19回の動作を説明するた めの図、銅21図は水平同期再生回路の具体的 回路図、第22図は水平位相検出回路の具体的 回路図、第23図かよび第24図は第18図の 動作を示すタイムチャート、第25図および第







~109




第 5 図



第 6 図




-597-




図


無


第 8 図







第 11 図






第 13 図







第 15 図




第 16 図




第 17 図







第 19 図



第 20 図






젌


7

無


第 22 図









第 24 図




第 25 図




· 第 26 図




第 27 図



第 28 図



第 29 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)